삼성전자, HBM5 베이스 다이에 '2나노' 적용…속도 50%↑

[지디넷코리아]삼성전자가 차세대 고대역폭메모리(HBM)인 HBM5의 베이스 다이에 2나노 파운드리 공정을 적용한다.

HBM4에 이어 차세대 제품에도 최선단 파운드리 공정을 도입해 인공지능(AI) 반도체 시장 공략에 속도를 낸다는 구상이다.

구자흠 삼성전자 파운드리사업부 기술개발실장(부사장)은 27일 삼성전자 반도체 뉴스룸 기고문에서 "HBM5는 직전 세대인 HBM4E보다 동작속도를 50% 이상 향상해야 할 것으로 예상된다"며 "베이스 다이에 게이트올어라운드(GAA) 구조를 적용한 2나노 공정을 도입하고 더욱 높은 집적도 실리콘관통전극(TSV)을 구현할 계획"이라고 밝혔다.베이스 다이는 HBM 적층 구조 하단에 위치해 그래픽처리장치(GPU) 등 외부 프로세서와 데이터를 주고받는 로직 칩이다.

HBM4부터 메모리 공정 대신 파운드리 최선단 공정이 적용되며 HBM 전체 성능과 전력 효율을 좌우하는 핵심 부품으로 자리 잡았다.

GAA는 전류 제어력과 전력 효율을 높인 차세대 트랜지스터 구조다.삼성전자는 지난 2월 세계 최초로 HBM4를 양산 출하했고, 5월 HBM4E 12단 샘플을 출하했다.

HBM4와 HBM4E 베이스 다이에는 양산성과 수율이 검증된 4나노 4세대 공정을 적용했다.

구 부사장은 "4나노 공정은 설계 목적에 맞춰 면적과 성능을 최적화할 수 있는 다양한 설계 옵션을 제공한다"며 "HBM4E에는 고집적·초고성능 소자를 적용해 14Gbps 이상의 고속 동작을 구현했고, 금속배선층을 최적화해 전력 소모와 방열 성능도 개선했다"고 설명했다.그러면서 "전사 태스크포스(TF)를 가동해 첫 번째 샘플부터 성능과 수율 목표를 달성했고, 약 3개월 만에 양산체계를 구축했다"고 덧붙였다.그는 메모리와 파운드리, 첨단 패키징(TSP)을 아우르는 '턴키' 통합 솔루션을 삼성전자의 최대 강점으로 제시했다.

초기 설계 단계부터 전 사업부가 협업해 속도, 전력, 발열, 수율을 일체화해 최적화할 수 있다는 설명이다.

파운드리 사업 영역 역시 AI 반도체를 중심으로 확장하고 있다.

구 부사장은 "지난해 테슬라의 차량용 2나노 반도체 수주를 계기로 AI·고성능컴퓨팅(HPC)과 클라우드서비스제공자(CSP) 등 다수의 대형 고객 수주가 이어지고 있다"며 "4나노 공정 역시 HBM4 베이스 다이와 미국 AI 업체의 AI·HPC용 반도체에 적용되며 공정 경쟁력을 인정받고 있다"고 밝혔다. ...